



ГОСУДАРСТВЕННЫЙ НАУЧНЫЙ ЦЕНТР РОССИЙСКОЙ ФЕДЕРАЦИИ  
ИНСТИТУТ ФИЗИКИ ВЫСОКИХ ЭНЕРГИЙ

ИФВЭ 99-8  
ОЭФ

А.Н. Васильев, А.М. Давиденко, П.А. Семенов

**СПЕЦИАЛИЗИРОВАННЫЙ КОНТРОЛЛЕР  
ДЛЯ ОБРАБОТКИ АМПЛИТУДНОЙ ИНФОРМАЦИИ  
НА УСТАНОВКЕ ПРОЗА-М**

Протвино 1999

**Аннотация**

Васильев А.Н., Давиденко А.М., Семенов П.А. Специализированный контроллер для обработки амплитудной информации на установке ПРОЗА-М: Препринт ИФВЭ 99-8. – Протвино, 1999. – 5 с., 1 рис., библиогр.: 9.

Описан специализированный контроллер предварительной обработки данных для системы отбора событий установки ПРОЗА-М. Приведены структурная схема и принцип работы.

**Abstract**

Vasiliev A.N., Davidenko A.M., Semenov P.A. A Special-purpose Amplitude Data Handling Controller for PROZA-M Setup: IHEP Preprint 99-8. – Protvino, 1999. – p. 5, figs. 1, refs.: 9.

A special-purpose preliminary data handling controller for the trigger system of PROZA-M setup is described. The structure and operation principle are considered.

## Введение

Современные экспериментальные установки для физики высоких энергий характеризуются большим количеством информационных каналов, причем значащая информация содержится в сравнительно небольшом, обычно около 10% от общего числа, количестве каналов, и только ее целесообразно считывать и передавать в ЭВМ. Необходима также фильтрация принимаемой информации, где типичной является задача вычитания пьедесталов амплитудно-цифрового преобразователя (АЦП) и вычисления суммарной энергии  $E_0$  от всех  $\gamma$ -квантов, зарегистрированных на физических установках, использующих  $\gamma$ -калориметры [1,2] для выработки триггерного сигнала решения.

В ИФВЭ накоплен положительный опыт разработки и эксплуатации дополнительных контроллеров [3], обеспечивающих различные виды обработки экспериментальной информации и процессоры для обработки амплитудной информации [4].

Современная элементная база позволила создать компактный и универсальный контроллер для обработки амплитудной информации.

### 1. Построение контроллера

Специализированный контроллер обеспечивает: съем информации с АЦП типа П-267 [5], расположенных в каркасе системы СУММА [6]; вычитание значений пьедесталов; дискриминацию полученной величины по нижнему уровню; вычисление суммы  $E_0$  взвешенных амплитуд. Величина  $E_0$  вычисляется по формуле

$$E_0 = \sum_i A_i C_i, \quad (1)$$

где  $A_i$  — значение амплитуды,  $C_i$  — весовой коэффициент,  $i$  — номер канала. Результат вычисления величины  $E_0$  сравнивается с порогом и, в случае превышения, значения амплитуд записываются в буферную память.

Работа контроллера осуществляется совместно с каркасным контроллером К-62 [7] модулем буферной памяти П-140 [8].




Рис. 1. Блок-схема контроллера.

Съем информации может осуществляться с любого числа каналов от 1 до 256 в любом порядке. В каждом модуле АЦП предполагается наличие до 16 информационных каналов (опрашиваемые подадреса от  $A(0)$  до  $A(15)$ ). Амплитуда, пьедестал, весовой коэффициент, значение уровня дискриминации могут содержать до 12 двоичных разрядов.

Структурная схема процессора представлена на рис. 1. Контроллер включает в себя: память пьедесталов, весовых коэффициентов и память временного хранения информации объемом  $1K \times 12$  бит; память номера события объемом  $1K \times 8$  бит; регистры порога дискриминации амплитуд и порогового значения  $E_0$  со схемами сравнения; умножитель-накопитель; дешифратор  $N, A, F$  и схему таймирования и арбитражи протокола EUR 6500 [9].

Для уменьшения аппаратных затрат контроллер выполнен с использованием микропрограммной памяти, что позволило разместить модуль на одной плате и дает возможность легко менять алгоритм работы контроллера.

Микрокоманда длиной 48 бит условно делится на три основные части. Биты 0–16 обеспечивают работу микропрограммы. Вторая часть микропрограммного слова (биты 17–28) отвечает за генерацию цикла по каналу каркаса. Третья часть (биты 29–47) выдает внутренние управляющие сигналы контроллера.

В качестве умножителя-накопителя была использована интегральная микросхема K1518ВЖ1, имеющая возможность умножения двух 16-разрядных слов и аккумуляирования результата в 35-разрядный выходной регистр за 200 нсек.

Быстродействие умножителя-накопителя позволило производить вычисление величины  $E_0$  во время считывания значений амплитуд из АЦП, не увеличивая тем самым “мертвое” время установки.

## 2. Принцип работы

Перед началом работы загружается память весовых коэффициентов контроллера и записываются значения в регистры порогов.

По заднему фронту внешних сигналов “Пьедестал” или “Информация” контроллер стандартным образом [9] получает доступ к каналу передачи данных каркаса, выставляет сигнал REQUEST INHIBIT (RI) [9] и начинает выполнять операции по каналу каркаса. Сигнал RI удерживается контроллером на все время его работы с каналом каркаса.

Если производится съем значений пьедесталов, то во время операции чтения входная информация заносится в память пьедесталов контроллера. Запись значений пьедесталов АЦП должна производиться при гарантированном отсутствии сигналов на входах АЦП (в промежутках между сбросами частиц) по мере необходимости (в зависимости от стабильности значений пьедесталов).

При съеме физической информации происходит вычитание значений пьедесталов, поступающих с выходов соответствующей памяти, из значений амплитуд, поступающих с выходов входного регистра. Если значение разности превышает или равно уровню дискриминации, то результат вычитания записывается в память

временного хранения информации. Одновременно производится запись результата вычитания и соответствующего весового коэффициента во входные регистры умножителя-накопителя.

После съема информации из последнего канала АЦП происходит вычитание величины пороговой энергии, поступающей с выходов соответствующего регистра, из вычисленного значения  $E_0$ , поступающего с выходов умножителя-накопителя. В случае превышения над величиной пороговой энергии контроллер переписывает информацию из буферной памяти в модуль П-140.

Для управления процессором и контроля его работоспособности используется следующий набор команд системы СУММА:

**NA(0)F(0)** — чтение памяти пьедесталов с наращиванием адресного счетчика.

$R13 \div R16=0$ ,  $Q=1$ ,  $X=1$ ;

**NA(0)F(16)** — запись в память пьедесталов с наращиванием адресного счетчика.

$R13 \div R16=0$ ,  $Q=1$ ,  $X=1$ ;

**NA(1)F(0)** — чтение памяти коэффициентов с наращиванием адресного счетчика.

$R13 \div R16=0$ ,  $Q=1$ ,  $X=1$ ;

**NA(1)F(16)** — запись в память коэффициентов с наращиванием адресного счет-

чика.  $R13 \div R16=0$ ,  $Q=1$ ,  $X=1$ ;

**NA(2)F(0)** — чтение памяти данных с наращиванием адресного счетчика.

$R13 \div R16=0$ ,  $Q=1$ ,  $X=1$ ;

**NA(2)F(16)** — запись в память данных с наращиванием адресного счетчика.

$R13 \div R16=0$ ,  $Q=1$ ,  $X=1$ ;

**NA(3)F(0)** — чтение памяти N канала с наращиванием адресного счетчика.

$R9 \div R16=0$ ,  $Q=1$ ,  $X=1$ ;

**NA(3)F(16)** — запись в память N канала с наращиванием адресного счетчика.

$R9 \div R16=0$ ,  $Q=1$ ,  $X=1$ ;

**NA(4)F(0)** — чтение регистра порога дискриминации.  $Q=1$ ,  $X=1$ ;

**NA(4)F(16)** — запись в регистр порога дискриминации.  $Q=1$ ,  $X=1$ ;

**NA(5)F(0)** — чтение регистра пороговой энергии.  $Q=1$ ,  $X=1$ ;

**NA(5)F(16)** — запись в регистр пороговой энергии.  $Q=1$ ,  $X=1$ ;

**NA(6)F(0)** — чтение умножителя-накопителя.  $Q=1$ ,  $X=1$ ;

**NA(0)F(9)** — сброс процессора.  $Q=1$ ,  $X=0$ ;

**NA(0)F(25)** — пуск контроллера.  $Q=1$ ,  $X=0$ .

### 3. Тестирование контроллера

Сложный функциональный состав прибора требует проведения многочисленных тестов при настройке и ремонте.

Для облегчения разработки и отладки однотипных тестов для каждого узла данного прибора был реализован следующий подход. Функциональная схема модуля эмулировалась на программном уровне. При этом каждому элементу блок-схемы соответствовал программный элемент (регистры, блоки памяти, компараторы и т.д.),

учитывающий особенности работы данного узла. Для каждого класса элементов (ОЗУ, регистр) были разработаны тесты, выявляющие сбои при любом сочетании битов. При тестировании прибора данные, выдаваемые реально, сравнивались с результатом работы программного эмулятора. При несовпадении генерировалась ошибка с выводом сообщения оператору. Такой подход позволяет быстро реализовать тестирование и отладку любого сочетания функциональных возможностей прибора.

Интерфейс пользователя был реализован в виде системы вложенных меню для выбора типа тестовых данных узла прибора.

Работа выполнена при поддержке Российского фонда фундаментальных исследований (грант 97-02-16010).

### Список литературы

- [1] Аввакумов И.А. и др. — Препринт ИФВЭ 81-15, Серпухов, 1981.
- [2] Прокошкин Ю.Д. — Препринт ИФВЭ 87-99, Серпухов, 1987.
- [3] Говорун В.Н. и др. В сб.: Модульные информационно-вычислительные системы и сети. — М.: изд-во Инновационное объединение АН СССР, 1991, с. 336.
- [4] Давиденко А.М. и др. — Препринт ИФВЭ 93-77, Протвино, 1993.
- [5] Зимин С.А. и др. — Препринт ИФВЭ 93-50, Протвино, 1993.
- [6] Бушгаш Ю.Б. и др. — Препринт ИФВЭ 74-124, Серпухов, 1974.
- [7] Балдин Б.Ю. и др. — Препринт ИФВЭ 81-84, Серпухов, 1981.
- [8] Ермолин Ю.В. и др. — Препринт ИФВЭ 84-8, Серпухов, 1987.
- [9] CAMAC. Organization of Multi-Create System. Euratom Report EUR 6500. Luxembourg, 1972.

*Рукопись поступила 17 февраля 1999 г.*

А.Н. Васильев, А.М. Давиденко, П.А. Семёнов

Специализированный контроллер для обработки амплитудной информации на установке ПРОЗА-М.

Оригинал-макет подготовлен с помощью системы  $\text{\LaTeX}$ .

Редактор Л.Ф. Васильева.

Технический редактор Н.В. Орлова.

---

Подписано к печати	18.02.99.	Формат $60 \times 84/8$ .	Офсетная печать.
Печ.л. 0,62.	Уч.-изд.л. 0,48.	Тираж 150.	Заказ 50.
Индекс 3649.			
ЛР №020498 17.04.97.			

---

ГНЦ РФ Институт физики высоких энергий  
142284, Протвино Московской обл.



